PATENT ABSTRACTS OF JAPAN

U3-9805-TS-B (2)

(11)Publication number:

62-069672

(43)Date of publication of application: 30.03.1987

(51)Int.CI.

H01L 27/14 H01L 31/10

(21)Application number: 60-210422

(72)Inventor:

(22)Date of filing:

24,09,1985

(71)Applicant: TOS


TOSHIBA CORP

KAMAZAKI KEIJI

(54) PHOTOSENSITIVE SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To avoid misoperation of an integrated circuit caused by an applied light by providing light shielding metal films on the parts of the circuit which are influenced by the light in peripheral circuits. CONSTITUTION: A light shielding metal film 4 is patterned and the parts of the light shielding metal film 4 on metal wiring layers such as electrodes 14, 15, 23, 24, 35, 36 and 37 of respective element parts. As the parts of peripheral circuits, which are influenced by a light, of a photosensitive IC are covered with either the metal wiring layers or the light shielding metal films 4, incident lights into these parts are reflected by those metal films. Moreover, parasitic capacitances created by the overlapping of the metal wirings and shielding metal films can also be reduced so that instability of the circuit caused by the parasitic capacitances can be avoided.







LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

①特許出願公開

⑩ 公開特許公報(A) 昭62-69672

@Int.Cl.4

. . .

識別記号

厅内整理番号

母公開 昭和62年(1987) 3月30日

H 01 L 27/14 31/10 7525-5F 6819-5F

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称 光感半導体集積回路装置

❷特 願 昭60−210422

愛出 願 昭60(1985) 9月24日

四発 明 者 鎌 崎 啓 二 川崎市幸区堀川町72番地 株式会社東芝堀川町工場内

⑪出 顋 人 株式会社東芝 川崎市幸区堀川町72番地

70代 理 人 弁理士 鈴江 武彦 外2名

明和自

1. 発明の名称

/ [] []

光感半導体集積回路装置

2. 特許請求の範囲

(1) 受光部およびその周辺回路部が同一チップ上に形成されてなる光感半導体集積回路装置において、少なくとも前記周辺回路部内の光による影響を受ける部分上には、金鳳襲からなる回路配線パターンに対して相補的な平面形状となるようにパターンニングした避光用金鳳襲を設けたことを特徴とする光感半導体集積回路装置。

(2) 前記越光用金属膜としてアルミニウム蒸発膜を用いたことを特徴とする特許額求の範囲第(1) 項記載の光感半線体集積同路装置。

3. 発明の詳細な説明

[発明の技術分野]

本発明は受光部およびその周辺回路部が同一チップ上に形成された光島半導体集 校回路装置に関する。

(発明の技術的背景)

光感半導体集積回路装置(以下、光感1 C という)には受光部としてホトダイオード等の光感知業子が含まれ、周辺回路部として増幅回路、被形整形回路、駆動回路等が含まれている。このように受光部と周辺回路部が同一チップ上に含まれている場合、受光部には光を照射する必要があるが周辺回路部には光照射の必要はなく、むしろ照射することで回路の正常な動作に支障を育たする(高速ホトカブラに光感1 C を用いた場合の例として、特関昭 54 (153584 号 多照)。

このような問題を回避するために、周辺回路部内の少なくとも光による影響を受ける部分を、光を通過させない避光性部材で覆う扱家がなされている。その一例は前記特別昭 54 15 25 84 号公報に記載され、また特別昭 59 15 26 82 号公報にも他の例が記載されている。第 4 図はこの従来の遮光手段を施した光感 1 Cの例を示している。

第4図において、1はP型シリコン基板である。 該シリコン基板には受光素子としてホトダイオー

- 2 -

ド10が形成され、また周辺回路を構成する抵抗 素子20およびNPNトランジスタ30が形成さ. れている。ホトダイオード素子10は、P型盐板 1 に形成された N - 型のカソード領域 1 1 および 該カソード領域内に形成されたP型アノード領域 12からなっている。また、シリコン芸板1の表 面を覆う酸化シリコン膜 2 に開孔されたコンタク トホールを介してアルミニウム膜パターンによる アノード電揺14およびカソード電概15が形成 されている。13はカソード電極の接触抵抗を低 減するためのN+型コンタクト領域である。一方、 抵抗素子20はN=型領域21内に形成されたP 型拡散抵抗領域22からなり、該拡散抵抗領域の 両端部にはアルミニウム電隔23,24が形成さ れている。またNPNトランジスタ30は、P型 基板 1 に寄生された N - 型コレクタ領域 3 1 と、 tg コレクタ領域内に形成された P 型ペース領域 3 2 と、該ベース領域内に形成された N + 型エミ ッ夕領域33とからなっている。各領域にオーミ ック接触したエミッタ電攝35、ペース電攝36

, 2---

点が多い反面、次のような問題があった。

(発明の目的)

本発明は上記事情に魅みでなされたもので、適 光性金属膜による選光効果を低減することなく、 選光性金属膜とその下の金属配線層との接触によ る配線間ショート等の不良発生を防止することが できる光底半導体集積回路装置を提供するもので およびコレクタ電極 3 7 がアルミニウムパターンで形成されている。 3 4 はコレクタコンタクト領域である。 そして、各業子部の電極 1 4 . 1 5 . 2 3 . 2 4 . 3 5 . 3 6 . 3 7を覆う C V D ー S i O 2 誤またはポリイミド 紛脂膜等の絶録膜 3 が形成されている。 更に、この絶録膜 3 の上には 遮光用金属膜 4 が受光部 1 0 以外の 周辺回路業子部 2 0 . 3 0 の全表面を覆うように形成されている。

上記従来の光感 I C では、遠光用金属膜 4 によって受光部 1 0 以外の周辺回路素子への光の入射が妨けられ、回路の正常な動作に支障をきたすのを防止することができる。

(背景技術の問題点)

上記従来の光感』では、他の遮光手段を用いたものに比較した場合、遮光材である金属膜4の形成にアルミニウム蒸着等の半導体装置の製造における通常のプロセスをそのまま適用できること、ウエハー状態で処理できるために量産性に優れること、また大きな遮光効果が得られること等の利

ある。

[発明の概要]

光感ICにおいて、金属配線層とその上の遊光 性金属膜とが接触する確率は、両者の重なり合う 面積に略比例して増大する。そこで、本発明では 金属配線層の上の遮光用金属膜をパターンニング により除去することで前記量なり合いを著しく なくし、両者が接触する確率を小さくしたもので ある。

(発明の実施例)

第1図は本発明の一実施例になる光感 I C を示す断面図であり、第2図はその意光用金属膜の平

面図、第3図は金属配線層の平面図である。これらの図において、第4図の従来例と同じ部分には同一のお照番号を付した。図示のように、この実施例は適光用金属膜4がパターンニングされ、各業子部の電極14,15,23,24,35,36,37等、金属配線層の與上からは適光性金属膜4が除去されている。その他の構成は、第4図の従来の光感1Cと同じである。

以下、製造方法プロセスに即して上記実施例を 更に詳細に説明する。

まず、通常のプレーナ型半導体装置の製造工程により、P型シリコン基体1に受光部および周辺回路部、即ち、ホトダイオード10、抵抗法子20、NPNトランジスタ30等を形成する。これら各案子の表面にはパッシベーション酸とた案子の各領域からは必要な電極14,15 etcが取出されると共に、各案子間にはアルミニウム等の分類により回路配線が行なわれる。第3図はこの金属配線區の平面図の例を示し、図中斜線部

- 7 -

まう。従って、 実質的に半導体内部への光入射がなく、従来と同様の適光効果を得ることができる。

しかも、上記実施例の光感 1 C チップをリードフレームにダイポンディングし、ワイヤボンディング及び透明エポキシ段胎によるトランスファーモールドを行なって組立てた受光素子につき、選及サイクル条件下でテストしたところ、誤動作のの事故は殆ど皆無であった。この結果は、全属配線 区 透光用金属機 との重なりが実質的にである。 短絡するのが防止されたことによるものである。

加えて、金属配線層と遮光用金属原 4 との重なりによる寄生容量も低減されるため、この容量に起因した回路の不安定化も回避される。従って、上記実施例の光感 I C では安定した回路動作が得られ、信額性を更に向上することができる。

なお、上記実施例において会属配線層と遮光用 会属膜が接触しても何等問題にならない部分では、 会属配線層上の遮光用金属膜 4 を除去しなくても よい。 が配線層であり、破線で囲った部分は受光部を示している。

次いで、この全国記録上に酸化シリコン、ポリイミド樹脂等の格様競3を被覆し、その上に適光膜4となるアルミニウム等の金属糖4を真空蒸着法等により堆積する。ここまでは、第4図の従来の光路1Cと何等変わるところはない。

次に、上記透光用金属膜をパターンニングし、受光部および下層の前記金属配線層と重なり合う部分を除去する。この重なり合う部分を除去することが本発明の要点である。第2回はこうして形成された透光用金属膜4の平面図であり、金属配線層と重なり合う面積を極力少なくするため、図示のように周辺回路部では遮光用金属膜4を金属配線圏パターンに対して相補的な平面形状にパターンニングする。

上記実施例の光感 1 C は、周辺回路部のうち光により影響を受ける部分は金属配線層もしくは適 光用金属膜 4 の何れかで覆われるため、この部分 に入射してきた光はこれら金属膜で反射されてし

- 8 -

また、 遊光を必要としない 部分では、 当然 ながら 適光 用金属 膜 4 を 設けなくてもよい。

(発明の効果)


以上詳述したように、本発明による先盛半導体集制回路装置は周辺回路部へ照射された光による回路の誤動作が防止され、且つ対環境的な信頼性も向上する。また、金属配線層と遮光用金属膜との望なりによる寄生容量も低減されるため、この容量に起因した回路の不安定化も回避される等、顕著な効果が得られるものである。

4. 図面の簡単な説明


第1 図は本発明の一実施例になる光感 I C を示す断面図、第2 図は第1 図の実施例における 遮光 用金属膜の平面図であり、第3 図は金属配線層パターンの平面図、第4 図は従来の光感 I C を示す 断面図である。


1 … P型シリコン基板、2 … 酸化シリコン膜、3 … 絶縁額、4 … 遮光用金属額、1 0 … ホトダイオード常子部、2 0 … 拡散抵抗素子部、3 0 … N P N トランジスタ素子部。

- 10 -



第 1 図





第4 國